Intel et Micron dévoilent la première NAND flash en 25 nm
Débit de 200 Mo/S et tarifs divisés par 2
Le 2010-02-01 22:42:53, par Katleen Erna, Expert éminent sénior
Intel et Micron dévoilent la première NAND flash en 25 nm, pour un débit de 200 Mo/s et des tarifs divisés par 2
Intel et Micron viennent d'annoncer ce matin les premières puces NAND gravées en 25 nm, seulement quelques mois après l'arrivée du 34nm. Ces nouveaux composants devraient être produits en masse dès le deuxième trimestre 2010.
Ils devraient permettre de faire baisser le prix de la mémoire flash, en doublant la capacité des appareils l'utilisant. A l'époque du 50nm, un giga coutait environ 4 dollars. Ce prix est passé à 2 dollars avec l'apparition du 34 nm. Les tarifs devraient être divisés par deux, puisqu'Intel annonce déjà un prix de 1 dollar par Go.
Les prochains SSD de la firme devraient donc avoir des tarifs légers qui pourraient mettre à mal la concurrence. Les nouvelles puces sont compatibles avec l'interface ONFI 2.2 : la taille minimale d'une page passera de 8 Ko à 4 Ko pour des blocs de 256 Ko contre 128 Ko, et les débits seront accélérés autour de 200 Mo/s.
Des prototypes de 8 Go MLC 2 bits par cellule auraient déjà été livrés aux partenaires pour des tests.
Le nouveau die mesure 8 mm x 18,8 mm et regroupe des modules de 64 Gbits.
Source : Micron
Intel et Micron viennent d'annoncer ce matin les premières puces NAND gravées en 25 nm, seulement quelques mois après l'arrivée du 34nm. Ces nouveaux composants devraient être produits en masse dès le deuxième trimestre 2010.
Ils devraient permettre de faire baisser le prix de la mémoire flash, en doublant la capacité des appareils l'utilisant. A l'époque du 50nm, un giga coutait environ 4 dollars. Ce prix est passé à 2 dollars avec l'apparition du 34 nm. Les tarifs devraient être divisés par deux, puisqu'Intel annonce déjà un prix de 1 dollar par Go.
Les prochains SSD de la firme devraient donc avoir des tarifs légers qui pourraient mettre à mal la concurrence. Les nouvelles puces sont compatibles avec l'interface ONFI 2.2 : la taille minimale d'une page passera de 8 Ko à 4 Ko pour des blocs de 256 Ko contre 128 Ko, et les débits seront accélérés autour de 200 Mo/s.
Des prototypes de 8 Go MLC 2 bits par cellule auraient déjà été livrés aux partenaires pour des tests.
Le nouveau die mesure 8 mm x 18,8 mm et regroupe des modules de 64 Gbits.
Source : Micron
-
lochnarMembre régulierUne démocratisation, pas sûr, une avancée vers elle... c'est certain ^^le 02/02/2010 à 9:38
-
jaimepaslesmodozélésMembre régulierOn parle de MLC, mais le SLC est-il aussi de la partie ? (bien plus intéressant que le MLC)le 02/02/2010 à 21:48