AMD prévoit son retour dans la danse des processeurs à haute performance de longue date, avec par exemple son Infinity Fabric pour relier différentes puces dans un même boîtier (un processeur principal et une carte graphique, notamment). Il semblerait que le fabricant envisage de pousser cette technologie un cran plus loin avec des “pucettes” (chiplets), c’est-à-dire de très petites puces que l’on assemblerait dans un même boîtier pour former un processeur complet. Chacune de ces pucettes serait bien plus petite et moins chère à fabriquer (on pourrait en faire des milliers sur une même galette de silicium, plutôt que quelques dizaines à centaines de processeurs complets sur la même surface). Le boîtier interfaçant toutes ces pucettes pourrait être bien plus grand qu’aujourd’hui, en intégrant plus de fonctionnalités encore : outre les cœurs de calcul, on pourrait compter la mémoire ou l’entièreté de l’électronique de puissance. Ces petits composants communiqueraient alors ensemble à l’aide d’un interposeur, une forme de réseau interne au boîtier. L’idée n’est pas exclusive à AMD : elle se retrouve à la base de certains processeurs Xeon Scalable, où une version épurée du mécanisme est utilisée pour inclure un FPGA, par exemple.
Néanmoins, cette décomposition des processeurs n’est pas sans poser de problème. En effet, avec un réseau très simple, si les pucettes ne sont pas bien conçues, l’utilisateur court le risque d’avoir des embouteillages, voire une étreinte fatale : par exemple, si les pucettes tentent de communiquer en cercle, il est possible que toutes attendent pour la suivante… et que donc rien ne se passe. La difficulté vient que, dans une architecture à base de pucettes, il est impossible de prévoir tous les chemins qui seront possibles à l’intérieur du boîtier, donc toutes les situations potentiellement dangereuses pour le système au complet. Si l’on se met à concevoir toutes les pucettes simultanément en prenant en compte ces possibilités, on casse l’avantage même de cette approche : les pucettes ne seraient absolument plus indépendantes et ne pourraient plus être mélangées arbitrairement.
AMD a récemment décrit sa solution pour éviter ce genre d’inconvénients. Ses ingénieurs ont trouvé un ensemble de règles assez simples qui garantissent qu’il n’y ait jamais d’étreinte fatale, en restreignant les endroits où les données peuvent entrer et sortir, ainsi que leur direction. Ainsi, peu importe la composition des pucettes, on peut prouver que le boîtier ne connaîtra jamais de problème ; on peut concevoir une de ces pucettes en considérant que le reste du boîtier n’est qu’une seule autre pucette.
Plus de détails ? Voir l’article Modular Routing Design for Chiplet-based Systems (à paraître).
Source et images : AMD Tackles Coming “Chiplet” Revolution With New Chip Network Scheme.
